This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Method and apparatus for adaptively processing the readback signal in a read channel device for digital storage

Patent Number:

FP0822554, A3

Publication date:

1998-02-04

Inventor(s):

CONTRERAS RICHARD A (US); SHIH SHIH-MING (US); THAPAR HEMANT K

(US)

Applicant(s):

NIPPON ELECTRIC CO (JP)

Application

Number:

EP19970113311 19970801

Priority Number(s): US19960690950 19960801

IPC Classification: G11B20/10; H03H21/00 EC Classification:

G11B20/10A

Equivalents:

DE69709957D, DE69709957T, JP2000076797, JP3003780B2, SG70020.

US5949820

Cited patent(s):

US5508570; EP0716506; JP63042561

Abstract

Apparatus and Methods are disclosed for adaptively optimizing an ER filter in a readback system of a storage device, such as a disk drive. A sample value is read from the storage device and an error measure is calculated between the sample value and an ideal value. Pole parameters and zeros of the ER filter are modified to minimize the ER filter. The apparatus and methods disclosed can function with customer data to adaptively optimize the ER filter in real time during normal operation of the storage device. Furthermore, temperature compensation circuits are disclosed to compensate for temperature

dependencies in the ER filter.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-106162

(43)公開日 平成10年(1998) 4月24日

A F

(51) Int.Cl. ⁶	識別記号	_ FI	
G11B 20/10	3 2 1	G11B 20/10	3 2 1
20/18	572	20/18	572

審査請求 有 請求項の数13 OL (全 24 頁)

(21)出願番号	特願平9-208193	(71)出	願人	000004237	
				日本電気株式会社	

(22)出願日 平成9年(1997)8月1日 東京都港区芝五丁目7番1号

(31) 優先権主張番号08/690950(72) 発明者 シー ミン シー
アメリカ合衆国,カリフォルニア 95120,
サン ホセ,ポンス コート 5815(33) 優先権主張国米国(US)(72) 発明者 シー ミン シー
アメリカ合衆国,カリフォルニア 95120,
サン ホセ,ポンス コート 5815

優先権主張国米国(US)(72)発明者ヘマント ケー タパーアメリカ合衆国,カリフォルニア 95120,
サン ホセ,スカースデール プレイス
7259

(74)代理人 弁理士 後藤 祥介 (外2名)


最終頁に続く

(54)【発明の名称】 ERフィルタ最適化方法

(57)【要約】

【課題】 ディクスドライブなどの記憶装置の読出しシステムにおけるERフィルタを最適化するための装置を提供する。

【解決手段】 記憶装置の読出しシステムに含まれる、極(pole)パラメータ及びゼロを有するER (等化受信:equalization and receive) フィルタ410を最適化するためのフィルタ最適化装置433において、記憶装置からサンプル値を読み出す手段と、理想値を決定する手段と、前記サンプル値と前記理想値との間の誤差値が最小になるように変更する手段とを含む。前記ERフィルタの前記ゼロを前記誤差値が最小になるように変更する手段をさらに含んでもよい。前記サンプル値は、ユーザ専用(customer)データであってもよい。前記極パラメータは、典型的には、前記ERフィルタのカットオフ周波数パラメータである。



【特許請求の範囲】

【請求項1】 記憶装置の読出しシステムに含まれる、 極(pole)パラメータ及びゼロを有するER (等化受信: equalization and receive) フィルタを最適化するため の方法において、

前記記憶装置からサンプル値を読み出すステップと、 理想値を決定するステップと、

前記サンプル値と前記理想値との間の誤差値を計算する ステップと、

前記極パラメータを前記誤差値が最小になるように変更 10 するステップとを含むことを特徴とするERフィルタ最 適化方法。

前記ERフィルタの前記ゼロを前記誤差 【請求項2】 値が最小になるように変更するステップをさらに含むこ とを特徴とする請求項1に記載のERフィルタ最適化方 法。

【請求項3】 前記サンプル値は、ユーザ専用(custome r)データであることを特徴とする請求項1に記載のER フィルタ最適化方法。

【請求項4】 前記極パラメータは、前記ERフィルタ 20 のカットオフ周波数パラメータであることを特徴とする 請求項1に記載のERフィルタ最適化方法。

【請求項5】 記憶装置の読出しシステムに含まれる、 極(pole)パラメータ及びゼロを有するER (等化受信: equalization and receive) フィルタを最適化するため の装置において、

前記記憶装置からサンプル値を読み出す手段と、 理想値を決定する手段と、

前記サンプル値と前記理想値との間の誤差値を計算する 手段と、

前記極パラメータを前記誤差値が最小になるように変更 する手段とを含むことを特徴とするERフィルタ最適化 装置。

【請求項6】 前記ERフィルタの前記ゼロを前記誤差 値が最小になるように変更する手段をさらに含むことを 特徴とする請求項5に記載のERフィルタ最適化装置。

【請求項7】 前記サンプル値は、ユーザ専用(custome r)データであることを特徴とする請求項5に記載のER フィルタ最適化装置。

のカットオフ周波数パラメータであることを特徴とする 請求項5に記載のERフィルタ最適化装置。

【請求項9】 記憶装置の読出しシステムに含まれる、 カットオフ周波数及び複数個のゼロを有するER (等化 受信:equalization and receive) フィルタを最適化す るための方法において、

前記カットオフ周波数に対するカットオフ値及び前記複 数個のゼロに対する複数個のフィルタゼロ値を決定する ステップと、

前記記憶装置から複数個M個のサンプル値として読み出 50

すステップと、

前記M個のサンプル値の各々に関する理想値を決定し、 M個の理想値を出力するステップと、

前記サンプル値と前記理想値との間の平均二乗誤差値を 計算するステップと、前記カットオフ値と前記フィルタ ゼロ値の各々とを変更し、前記平均二乗誤差値を最小化 するステップと、

前記カットオフ値をチューニング(tuning)電流に変換す るステップと、

前記フィルタゼロ値の各々をフィルタゼロ電圧に変換す るステップと、

前記チューニング電流をパイアス電圧に変換するステッ プと、

前記パイアス電圧及び前記フィルタゼロ値の各々を前記 ERフィルタに与え、前記ERフィルタの前記カットオ フ周波数及び前記複数個のゼロを調節するステップとを 含むことを特徴とするERフィルタ最適化方法。

【請求項10】 チューニング(tuning)電流入力端子 と、電圧入力端子と、電圧出力端子とを有する温度/電 圧補償回路において、

前記チューニング電流入力端子に接続される第1の電流 端子と、接地された第1の電源端子と、第2の電流端子 とを有する第1のカレントミラーと、

前記第1のカレントミラーの前記第2の電流端子に接続 された第3の電流端子と、正の供給電圧を印加される第 2の電源端子と、第4の電流端子とを有する第2のカレ ントミラーと、

前記電圧入力端子と前記第2のカレントミラーの前記第 4の電流端子とに接続された第1の電源端子と、前記チ ューニング電流入力端子と前記電圧出力端子とに接続さ れた制御端子と、接地された第2の電源端子とを有する 整合(matching)トランジスタとを備えたことを特徴とす る温度/電圧補償回路。

【請求項11】 前記電圧入力端子に接続された第2の 制御端子と、前記第2のカレントミラーの前記第4の電 流端子に接続された第3の電源端子と、前記整合トラン ジスタの前記第1の電源端子に接続された第4の電源端 子とを有する第2のトランジスタをさらに備え、

前記整合トランジスタの前記第1の電源端子は、前記電 【請求項8】 前記極パラメータは、前記ERフィルタ 40 圧入力端子と前記第2のカレントミラーの前記第4の電 流端子とに、前記第2のトランジスタを介して接続され ていることを特徴とする請求項10に記載の温度/電圧 補償回路。

> 【請求項12】 前記整合トランジスタは、MOSFE Tであることを特徴とする請求項10に記載の温度/電 圧補償回路。

> 前記第2のトランジスタは、バイポー 【請求項13】 ラトランジスタであることを特徴とする請求項11に記 載の温度/電圧補償回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、読出し信号を部分 応答目標(partial response target) に等化するための 方法及び装置に関する。特に、本発明は、マルチレート 動作や低速の時間変動チャネルに対して調節可能である プログラム可能な(或いは適応的な)パラメータを有す る組合わせER(等化受信:equalization and receive)フィルタを最適化するための方法及び装置に関する。

[0002]

【従来の技術】磁気的及び光学的デジタル記憶の用途には、媒体上にデジタルシーケンスを記録し、アナログ信号からこのようなシーケンスを取り出すことが含まれるが、これらは読み出しヘッドによって検出され、ノイズや干渉や歪みによって損なわれる。基本的な設計目標は、記録されたシーケンスと再生されたシーケンスとの間の許容誤り率を維持しつつ、単位面積あたりの高い記録密度を達成することである。この設計目標を達成するために、読出し/書込みチャネルには、符号化法と等化法の組み合わせを用いている。これらの機能について以20下に述べる。

【0003】 <u>ランレングス制限(RLL:Run-Lenght L</u>imited) コード

磁気的及び光学的デジタル記憶装置は、信号検出能力を 向上させるため、或いは、タイミングや利得ループの頻 緊な更新を保証するため、またはその両方の目的でRL Lコードを用いている。RLLコードは、一般に、2つ のパラメータ、即ちdとkによって特徴付けられ、これ らはそれぞれ、2値入力信号における連続する状態変化 間のシンボルインターバル数の最大値及び最小値をそれ 30 ぞれ制御するものである。ある値のdについて、RLL コードは、連続する状態変化間に最低(d+1)個の、 最大(k+1)個のシンポルインターバルが存在するこ とを保証する。磁気及び光学記憶装置において通常用い られるコードには、(1,7)や(2,7)に制限され た(d, k)値をもつコードた含まれる。一般に、これ らのコードは、ピーク検出法に用いられる。 k 値の制限 により、非ゼロチャネル出力が最小に近い頻度で発生 し、タイミング及び利得ループの堅実な動作を維持する ことが保証される。 d値の制限により、ピーク検出を用 40 いた信号検出能力が助長される。部分応答最尤法(PR ML: partial response maximum likelihood) 技術へ の関心が増大するにつれ、本質的コードレートの高い、 d=0 コードの人気が髙まりつつある。

【0004】部分応答シングナリング

磁気および光学記録システムにおける記録密度を制限する主な影響の1つは、符号問干渉(ISI:intersymbolinterference)である。この影響は、ヘッドと媒体の組合わせのもつ帯域制限性に起因するものであり、媒体上の連続して記録された状態変化による応答のオーバー 50

ラップを生じる。即ち、ある時点において、媒体からの出力信号は、その時点における入力シンボルによる応答だけでなく既に記録されたいくつかのシンボルからの応答をも含んでいる。このオーバーラップの畳および範囲は、線形記録密度が増すと増加し、その結果、非常に複雑で、簡単な装置では解決することが難しいシンボル間のオーバーラップパターンを生じる。

【0005】ISIの影響を解決すために要求される複雑性を減少するために、まず、読出し信号を規定された 部分応答(PR:partial response)信号に等化する。PR信号は、連続する入力シンボルによる出力信号における応答のオーバーラップ(すなわち干渉)を制御することを可能にするという特徴を有している。等化後の制御されたISIについての先験的知識により、等化されていない信号と比較して、要求される検出器の複雑性はかなり減少される。

【0006】図1に示すように、ヘッド/媒体/プレアンプ102の出力端子104上のアナログ読出し信号は、等化器106の入力端子に送られる。PRML受信機としても知られる等化器106は、読出し信号を等化して、等化器106の出力端子108上に等化信号を生じる。等化信号は、適切なPR信号でなければならない。

【0007】データ通信やデジタル磁気記録システムにおいて通常用いられているPR目標信号は、次の伝達多項式によって特徴づけられる。

 $[0008]P(D) = 1-D^2$

ここで、Dは単位シンボル遅延動作の変換を表している。このPR信号は、通常、「4級(Class IV)PR」、或いは修正された双2値(duobinary)シグナリングと呼ばれる。4級PRに対する適切に規定されたサンプリング点における無ノイズ出力応答は、次式によって与えられる。

[0009] y (kT) = a (kT) -a [(k-2) T], n=2, 3, ...

ここで、a(kT) は、時刻kTにおける入力シンボルであり、通常2 値体系である $\{0,1\}$ 或いは $\{1,-1\}$ から選ばれる。即ち、時刻nTにおける出力サンプルは、2つの入力シンボルa(nT) とa[(n-2)T] のオーバーラップを含んでいる。

【0010】等化器106の出力端子108上の等化信号は、ビタビアルゴリズムに基づくビタビ検出器110などのシーケンス検出器を用いて検出される。この4級部分応答とビタビ検出との組み合わせは、磁気記録分野においては、通常、「部分応答最尤法」を簡略化してPRMLと呼ばれている。

【0011】PR目標信号の選択は一義的ではないが、 動作線形密度によって指定される。磁気記録の用途については、数多くのPR目標がよく知られている。ここで、これらの目標をまとめてPR信号の「拡張4級」グ

ループと呼ぶ。拡張4級グループは、次多項式によって 定義される。

【0012】 P(D) = (1-D)(1+D) つここで、n は、適切に選択された負ではない整数である。ここで、n=1 のとき、標準 4 級 P R 信号が得られる。n=2 のときはE P R 4 というように呼ばれる。

【0013】等化法

図2に示すように、等化器106を実現するための典型 的な方法としては、反エイリアシング(anti-al 10 iasing)及び「粗い」等化を実行する受信フィル タとしての継続時間フィルタ210を、所望の目標応答 への等化を実行する等化フィルタとしての離散時間フィ ルタ230と組合わせて用いる。量子化器220は、継 統時間フィルタ210の出力を離散時間信号に変換する ために用いられる。ヘッド/媒体/プレアンプ102か らの読出し信号は、入力ノイズの帯域制限のために継続 時間フィルタ210に入力される。サンプリングされた アナログ信号処理が用いられる場合には、量子化器22 0は、サンプルアンドホールド回路である。デジタル信 20 号処理技術の場合には、量子化器220は、アナログデ ジタル変換器である。線形離散時間フィルタ230は、 PR受信機にける重要な処理ステップである実際の等化 機能を実行する。線形離散時間フィルタ230は、有限 インパルス応答(FIR)フィルタ、タップ付遅延線、 トランスパーサルフィルタを含む様々な手段によって実 現可能である。磁気ディスクドライブのためのPRML 読出しチャネルが、等化用のFIRフィルタを用いるこ とが増えてきている。FIRフィルタは、読出し信号1 04について予め定められた数の連続したサンプル値を 30 とり、各サンプル値を規定量だけスケーリングし、スケ ーリング値を合計してフィルタ出力を作成する。スケー リング係数は、タップ重みまたはフィルタ係数と呼ばれ る。

【0014】FIR構造によれば、フィルタ係数を変化させることにより、フィルタ応答を、容易に変化させることができる。実際のところ、係数は、適切なアルゴリズムを用いてほとんど実時間で、或いは実時間で変化させることができる。この特徴により、FIR構造は、磁

$$H(s) = \frac{\Pi(s-z_1)}{\Pi(s-p_1)}$$

ここで、s は複素数ラプラス変数 (= j w) であり、z , 及びp , は、それぞれ伝達関数のゼロと極である。ゼロの数は通常 2 から 4 であり、通常 6 から 8 である極の数より少ない。

【0021】ERフィルタ設計の問題点には、EPR4目標出力を達成するために極とゼロを決定することが含

気ディスクドライブシステムの場合のようなマルチレート信号処理及び「時間変動」チャネルを含む用途に良く 適したものとなる。

[0015] PRML読出しチャネルの複雑性は、等化器106の実現形態に大きく依存している。FIR構造を用いた場合、PRML読出しチャネルの複雑性は、必要とされるタップ重みの数に依存し、タップ重みの数は、ヘッド/媒体のある組合わせに対する動作線形密度及び継続時間フィルタ210の伝達関数に依存する。

【0016】一般に、継続時間フィルタ210には、低域フィルタが選択され、線形離散時間フィルタ230は、サンプルアナログFIRフィルタである。したがって、すべての等化は、10個までのタップ重みを用いてサンプルアナログFIRフィルタ内で実行される。タップ重みの数を減少するには、等化機能を、継続時間フィルタ及びFIRフィルタに分割すればよい。

【0017】FIRフィルタの使用によって、多くの問題が生じる。例えば、デジタルFIRは、集積回路上の広い領域を必要とし、可能な集積度を減少させる。さらに、デジタルFIRフィルタは、高出力で使用されるため、携帯コンピュータなどの電源が制限された装置には不向きである。更に、必要な分解能を得るためには、多数のタップ重みが必要である。タップ重みのすべてを最適化することは、非常に複雑であり、時間がかかる。したがって、FIRフィルタはリアルタイムで適応的に使用するには不向きとなる。

【0018】従来の継続時間フィルタ及び従来の線形離散時間フィルタは、等化受信(ER)フィルタに置き換えることが可能である。これは、従来の継続時間フィルタ及び従来の線形離散時間フィルタの機能を実行する、単一の継続時間フィルタである。ERフィルタを用いることにより、読出し信号を等化するために従来の構造において用いられていたFIRフィルタを省くことができ、これにより、EPR4信号を生成する方法及びシステムは簡略化される。

【0019】ERフィルタは、最も一般的には伝達関数H(s)によって特徴づけられる。

[0020]

【数1】

(1)

まれている。これは、誤差値を最小化する適切な最適化技術を選択することにより解決できる。例えば、 $H(j\omega)$ と次式で与えられる所望の伝達関数 $D(j\omega)$ との間の平均二乗誤差を最小にすることができる。

[0022]

【数2】

$$D(j\omega) = \frac{T(j\omega)}{C(j\omega)}$$

(2)

ここで、T(jω)は、目標EPR4パルス応答スペク トルであり、2 s i n (ωT) cos (ωT/2) によ って与えられる。C(jω)は、ERフィルタの入力に おけるチャネル (ヘッド/媒体/プレアンプ/VGA) の総合のパルス応答スペクトルである。関数 C (j ω) は、適切なチャネル識別方法を用いて決定してもよい。 【0023】ディスクドライブ用途においては、一般 に、関数C(jω)は利用できない。また、製造中にC (jω)を明確に決定することも実現不可能である。し かしながら、単一の継続時間フィルタを用いてEPR4 信号を生成する簡単な手段は、ほとんど実時間で伝達関 数の極及びゼロを決定するための修正された手順ととも に用いられる。

【0024】図3は、式(1)において与えられる伝達 関数H(s)を有するERフィルタ310を最適化する ことができるシステムを示している。既知の信号a(k

d(kT) = a[kT] + a[(k-1)T]

-a[(k-2)T]-a[(k-3)T](3)

既知の信号a(kT)は、ERフィルタ310の入力端 子305上に、既知の未等化信号として、記憶装置から 読み出される。未等化信号は、ERフィルタ310によ って等化され、ERフィルタ310の出力端子315上 に等化信号が出力される。等化された信号は、アナログ デジタル変換器320の入力端子321上に入力され る。等化された信号は、アナログデジタル変換器320 によってサンプリングされ、デジタル化され、アナログ 30 デジタル変換器320の出力端子325上に離散時間デ ジタル等化信号が出力される。離散時間デジタル等化信 号は、デジタル等化信号y(kT)とも呼ばれ、既知の 信号a(kT)と既知の信号d(kT)に等しいサンプ ル間インターバルTを有している。加算器330は、加 算器330の正の入力端子332上のデジタル等化信号 y (kT) から加算器330の負の入力端子331上の 既知の信号d (kT)を減算して、加算器330の出力 端子333に誤差信号e(kT)を出力する。

【0027】誤差信号e (kT) は、デジタル等化信号 40 y(kT)の平均二乗誤差を計算するために最適化器3 40によって用いられる。そして、最適化器340は、 標準勾配法(standard gradient m e thod) を用いて、平均二乗誤差に基づいて、ER フィルタ310の極とゼロの位置を最適化する。或い は、最適化器340は、数式(1)の分子及び分母の多 項式の係数を最適化することもできる。極及びゼロ(或 いは係数)の初期推定値が、最適化器340の入力端子 342に与えられ、ERフィルタ310の最適化を初期

T) は、例えばディスクドライブなどの記憶装置に書き 込まれる。既知の信号a(kT)は、サンプル間にイン ターパルTを有する離散時間信号である。既知の信号a (kT) は、多様なサンプルを提供するように、非周期 的で比較的ランダムなものでなければならない。疑似ラ ンダム信号は、シフトレジスタ及び

10 [0025]

【外1】

$x^7 \oplus x^4 \oplus 1$

のような生成多項式を用いて生成することができる。既 知の信号a(kT)は、適切な4級PR伝達関数によっ て既知の信号d (kT)に変換される。例えば、EPR 4においてd(kT)は下記数3によって与えられる。

[0026]

【数3】

ド特性、データレートなどの要因に依存する。非適応化 システムにおいて極及びゼロの位置を設定するために用 いられる従来の方法を、適応システムの初期推定値につ いて使用することが可能である。

【0028】最適化器340は、新たな極及びゼロ(或 いは係数)を計算し、新たな推定値を最適化器340の 出力端子345からデジタルアナログ変換器 (DAC) パンク350に送る。DACパンク350は、新たな極 及びゼロ(或いは係数)をアナログ信号に変換して、E Rフィルタ350の極およびゼロを移動させる。加算器 330、最適化器340、DACパンク350は、ハー ドウェアやファームウェア、マイクロコントローラやマ イクロプロセッサとソフトウェア、或いはこれらの組合 わせによって、完全に実現することができる。

【0029】最適化手順をどのように実現するかにかか わらず、ERフィルタパラメータ、即ち極及びゼロは、 上述の手法を用いて、あるチャネル(ヘッド/媒体の組 合わせ)やデータレートに対してカスタマイズすること ができる。したがって、図3に示したシステムは、定密 度記録の磁気ディスクドライブなどのマルチレートの用 途に用いることができる。

[0030]

【発明が解決しようとする課題】式(1)による典型的 なERフィルタの設計には、2つの大きな欠点がある。 第1の欠点は、可変パラメータの数が多くなりすぎてし まうことである。ERフィルタにおいて、各データゾー ン及びヘッド/媒体の各組合わせに対して、8~12個 化する。極およびゼロの初期推定値は、媒体特性、ヘッ 50 のパラメータ($2\sim4$ 個のゼロ $+6\sim8$ 個の極)が必要

40

10

である。1ディスク2ヘッドで16データゾーンの最も 簡単なディスクドライブ構成であっても、このような多 数のパラメータの決定及び保存には時間がかかり、コストが高くなってしまう。したがって、従来のシステム は、ディスクドライブの実際の動作中における、ディスクドライブの状態変化に適合させるには適していない。 【0031】さらに、フィルタパラメータを決定するために使用される最適化手順は、一般に、通常は平均二乗 誤差(MSE)として選択される、コスト関数に対する グローバル最小値を示さない。したがって、極/ゼロの 初期値は、パラメータ最適化の間に局所最小値に固定されないように慎重に選択しなければならない。

【0032】さらに、ERフィルタには、環境変化、特に、正の供給電圧V。。と温度の変化に依存しないことが要求される。残念ながら、集積回路の実現に通常用いられるデバイスは、電圧及び温度依存性を有している。したがって、単純に集積化されたフィルタは、電圧及び温度に依存した応答を有している。この問題を克服するために、2つの主な補償策が用いられる。1つは、マスタスレープ方式の使用であり、要求されるフィルタを別のマスターフィルタに従属させ、このマスターフィルタを一定入力のチューニングループにより制御する。マスタスレープチューニングの欠点には、マスターフィルタのための特別の回路及び電源、既知入力信号の発生、マスターフィルタとスレープフィルタの特性の温度依存性不整合が含まれる。

【0033】しばしば用いられるもうひとつの補償策は、電圧及び温度の関数としてのフィルタ応答についての知識を必要とする。フィルタチューニング変数は、温度及び電圧の逆関数として歪められる。そこで、総合的フィルタ特性は、電圧及び温度にはかなり依存しなくなる。この方法の課題は、チューニング変数の適切な歪みを簡単に違成することである。

【0034】そこで、正確で、容易に最適化でき、記憶 装置の実際の動作中に、自己適応化できる、読出しチャ ネル装置の読出し信号を処理するシステム及び方法が求 められている。さらに、システムは、温度及び電圧供給 レベルにおける変動を補償できなければならない。

【0035】本発明の課題は、記憶装置の読出しシステムに含まれるERフィルタを、正確で容易に最適化でき、かつ記憶装置の実際の動作中に、自己適応化できるERフィルタ最適化方法を提供することにある。

【0036】本発明のもう一つの課題は、記憶装置の読出しシステムに含まれるERフィルタを、正確で容易に最適化でき、かつ記憶装置の実際の動作中に、自己適応化できるERフィルタ最適化装置を提供することにある。

【0037】本発明の別の課題は、記憶装置の読出しシステムの温度及び電圧供給レベルにおける変動を補償できる温度/電圧補償回路を提供することにある。

[0038]

【課題を解決するための手段】本発明の第1の態様によれば、記憶装置の読出しシステムに含まれる、極(pole)パラメータ及びゼロを有するER(等化受信:equalization and receive)フィルタを最適化するための方法において、前記記憶装置からサンプル値を読み出すステップと、理想値を決定するステップと、前記サンプル値と前記理想値との間の誤差値を計算するステップと、前記極パラメータを前記誤差値が最小になるように変更するステップとを含むことを特徴とするERフィルタ最適化方法が得られる。

【0039】本発明の第2の態様によれば、前記第1の態様によるERフィルタ最適化方法において、前記ERフィルタの前記ゼロを前記誤差値が最小になるように変更するステップをさらに含むことを特徴とするERフィルタ最適化方法が得られる。

【0040】本発明の第3の態様によれば、前記第1の態様によるERフィルタ最適化方法において、前記サンプル値は、ユーザ専用(customer)データであることを特徴とするERフィルタ最適化方法が得られる。

【0041】本発明の第4の態様によれば、前記第1の 態様によるERフィルタ最適化方法において、前記極パ ラメータは、前記ERフィルタのカットオフ周波数パラ メータであることを特徴とするERフィルタ最適化方法 が得られる。

【0042】本発明の第5の態様によれば、記憶装置の 読出しシステムに含まれる、極(pole)パラメータ及びゼロを有するER(等化受信:equalization and receive)フィルタを最適化するための装置において、前記記憶装置からサンプル値を読み出す手段と、理想値を決定する手段と、前記サンプル値と前記理想値との間の誤差値を計算する手段と、前記極パラメータを前記誤差値が最小になるように変更する手段とを含むことを特徴とするERフィルタ最適化装置が得られる。

【0043】本発明の第6の態様によれば、前記第5の態様によるERフィルタ最適化装置において、前記ERフィルタの前記ゼロを前記誤差値が最小になるように変更する手段をさらに含むことを特徴とする請求項5に記載のERフィルタ最適化装置が得られる。

【0044】本発明の第7の態様によれば、前記第5の態様によるERフィルタ最適化装置において、前記サンプル値は、ユーザ専用(customer)データであることを特徴とするERフィルタ最適化装置が得られる。

【0045】本発明の第8の態様によれば、前記第5の態様によるERフィルタ最適化装置において、前記極パラメータは、前記ERフィルタのカットオフ周波数パラメータであることを特徴とするERフィルタ最適化装置が得られる。

[0046]本発明の第9の態様によれば、記憶装置の 50 読出しシステムに含まれる、カットオフ周波数及び複数

12 個のゼロを有するER(等化受信:equalization and r 1の態様による温度/電圧補償回路において、前記第2 eceive) フィルタを最適化するための方法において、前 のトランジスタは、バイポーラトランジスタであること を特徴とする温度/電圧補償回路が得られる。

記カットオフ周波数に対するカットオフ値及び前記複数 個のゼロに対する複数個のフィルタゼロ値を決定するス テップと、前記記憶装置から複数個M個のサンプル値と して読み出すステップと、前記M個のサンプル値の各々 に関する理想値を決定し、M個の理想値を出力するステ ップと、前記サンプル値と前記理想値との間の平均二乗 誤差値を計算するステップと、前記カットオフ値と前記 フィルタゼロ値の各々とを変更し、前記平均二乗誤差値 10 を最小化するステップと、前記カットオフ値をチューニ ング(tuning)電流に変換するステップと、前記フィルタ ゼロ値の各々をフィルタゼロ電圧に変換するステップ と、前記チューニング電流をバイアス電圧に変換するス テップと、前記パイアス電圧及び前記フィルタゼロ値の 各々を前記ERフィルタに与え、前記ERフィルタの前 記カットオフ周波数及び前記複数個のゼロを調節するス テップとを含むことを特徴とするERフィルタ最適化方

【0047】本発明の第10の態様によれば、チューニ 20 ング(tuning)電流入力端子と、電圧入力端子と、電圧出 力端子とを有する温度/電圧補償回路において、前記チ ューニング電流入力端子に接続される第1の電流端子 と、接地された第1の電源端子と、第2の電流端子とを 有する第1のカレントミラーと、前記第1のカレントミ ラーの前記第2の電流端子に接続された第3の電流端子 と、正の供給電圧を印加される第2の電源端子と、第4 の電流端子とを有する第2のカレントミラーと、前記電 圧入力端子と前記第2のカレントミラーの前記第4の電 流端子とに接続された第1の電源端子と、前記チューニ 30 ング電流入力端子と前記電圧出力端子とに接続された制 御端子と、接地された第2の電源端子とを有する整合(m atching)トランジスタとを備えたことを特徴とする温度 /電圧補償回路が得られる。

【0048】本発明の第11の態様によれば、前記第1 0 の態様による温度/電圧補償回路において、前記電圧 入力端子に接続された第2の制御端子と、前記第2のカ レントミラーの前記第4の電流端子に接続された第3の 電源端子と、前記整合トランジスタの前記第1の電源端 ジスタをさらに備え、前記整合トランジスタの前記第1 の電源端子は、前記電圧入力端子と前記第2のカレント ミラーの前記第4の電流端子とに、前記第2のトランジ スタを介して接続されていることを特徴とする温度/電 圧補償回路が得られる。

【0049】本発明の第12の態様によれば、前記第1 0の態様による温度/電圧補償回路において、前記整合 トランジスタは、MOSFETであることを特徴とする 温度/電圧補償回路が得られる。

【0050】本発明の第13の態様によれば、前記第1 50 に必要な電圧にされる。したがって、整合トランジスタ

【0051】このように本発明によれば、記憶装置の読 出しシステムのERフィルタが最適化される。通常、記 **憶装置は、磁気ディスクドライブであるが、この読出し** システムは、その他の記憶装置にも適応することができ る。ERフィルタは、入力信号を等化して、理想的には 目標信号の特性に整合する等化信号を出力する。したが って、ERフィルタの最適化は、目標信号の特性と等化 信号の特性との間の誤差値を減少させる。ERフィルタ の最適化は、記憶装置からサンプル値を読出し、サンプ ル値と理想値との間の誤差値を計算することにより達成 される。1態様においては、カットオフ周波数などの極 パラメータを、誤差値が最小となるように変更する。他 の態様においても、誤差値を最小とするように、ERフ ィルタのゼロの変更する。さらに、最適化を、いくつか

【0052】別の態様においては、極パラメータは、チ ューニング電流に変換され、これはバイアス電圧に調整 される。このパイアス電圧は、ERフィルタのテールト ランジスタに与えられ、ERフィルタの極位置を変更す

誤差を誤差値として用いることもできる。

のサンプルに亘って行ない、これらサンプルの平均二乗

【0053】ERフィルタを形成するために用いられる 構成要素の特性は、一般に、温度及び供給電圧によって 変化する。温度依存性は、ERフィルタの最適化を妨げ る。したがって、読出しシステムのいくつかの態様にお いては、温度/電圧補償回路を用いて、ERフィルタに おける温度及び供給電圧依存性を補償するバイアス電圧 を発生させる。

【0054】温度/電圧補償回路の1例は、チューニン グ電流及び入力電圧を受けて、パイアス電圧を出力す る。この回路は、2つのカレントミラーを有し、チュー ニング電流が第1のカレントミラーの第1の電流端子に 入力される。第1のカレントミラーの第2の電流端子 は、第2のカレントミラーの第3の電流端子に接続され ている。第2のカレントミラーの第4の電流端子は、入り 力電圧によってパイアスされる整合トランジスタの第1 子に接続された第4の電源端子とを有する第2のトラン 40 の電源端子に接続されている。整合トランジスタの制御 端子は、第1のカレントミラーの第1の端子に接続され ている。整合トランジスタの制御端子からバイアス電圧 がとり出される。

> 【0055】機能的には、整合トランジスタは、ERフ ィルタ内の目標トランジスタのパイアス状態に整合する ようにパイアスされる。カレントミラーは、整合トラン ジスタを通過するチューニング電流を強制する。そし て、整合トランジスタの制御端子の電圧は、目標トラン ジスタのチューニング電流に等しい電流を駆動するため

の制御端子における電圧は、バイアス電圧出力として用 いられる。

[0056]

【発明の実施の形態】本発明の原理によれば、従来の読出し信号処理によって課せられる制限を克服することができる。ERフィルタは、パラメータの最小限のセットを用いて最適化され、したがって、記憶装置の実際の動作中に、パラメータの最適値をリアルタイムで決定することができる。パラメータは、局所化した最適化点が存在しないように選択される。したがって、この最適化方 10

法は、ERフィルタのパラメータについてグローバルな 最適化点を決定することができる。さらに、ERフィル タの温度及び電圧補償は、ERフィルタ用の新たな補償 回路を用いて行われる。

【0057】部分応答信号を生成するために用いられる ERフィルタは、単一の継続時間フィルタである。ER フィルタのフィルタ伝達関数は、例えば下記の数4であ らわすことができる。

[0058]

【数4】

$$H(s) = \frac{s^{2} + (Z_{a} - Z_{b}) s - Z_{a} Z_{b}}{N \atop \prod_{n \in I} (s - p_{n})}$$
(4)

ここで、Z。及びZ。は非負の値であり、P。は、低域フィルタ伝達関数の極である。H(s)は、N次低域フィルタと2次オールゼロフィルタの継続と見ることができる。Nの値を、規定されたストップバンド減衰特性を達成するように選択してもよい。

【0059】単位直流利得を仮定すると、N次低域フィ 20 ルタは、一般に、N個のパラメータによって特徴づけられる。設計上の複雑性を減少させるために、低域フィルタは、バターワース、チェピシェフ、エリプティックを含む種々の入手可能なフィルタから選択すればよい。このようなフィルタは、通常、フィルタの次数とは関係なく、1つあるいは2つのパラメータによって特徴づけられる。例えば、N次パターワースフィルタは、2つのパラメータ、即ち、カットオフ周波数ω。と通過帯域ロールオフにより特徴づけられる。ロールオフ値を規定する

ことにより、フィルタ応答を特定するには、カットオフ 周波数を決定するだけでよい。ごのようにして、全体的 な設計上の問題は、非常に簡素化される。

【0060】この原理を用いることにより、EPR4部分応答を発生させるためのERフィルタの実現をより容易に最適化することができる。磁気記憶の用途については、ヘッド/媒体位相応答は、ほぼ線形である。EPR4チャネルの総合線形位相応答要件を満たすために、相対的線形位相応答をもつ低域フィルタ構造もまた用いられる。特に、本発明の1態様においては、ERフィルタは、下記数5によって与えられる伝達関数P(s)を有する7次0.5dB等リップルフィルタである。

[0061]

【数5】

P(s) = 1/[(
$$\frac{s}{\omega_c}$$
)⁷ + d₆ ($\frac{s}{\omega_c}$)⁶ + d₆ ($\frac{s}{\omega_c}$)⁵ + d₅ ($\frac{s}{\omega_c}$)⁴
+ d₈ ($\frac{s}{\omega_c}$)⁸ + d₂ ($\frac{s}{\omega_c}$)² + d₁ ($\frac{s}{\omega_c}$) + d₀]

ここで、 d_1 は既知の定数である。式(5)の伝達関数は、ただ1つの極パラメータ ω 。、即ちカットオフ周波数の決定を必要とする。式(4)及びP (s) に基き、ERフィルタの設計及び最適化における問題は、3つのパラメータZ。、Z。、Z。の最適化になる。これらの40パラメータは、以下に述べる最適化手順を用いて決定することができる。

【0062】 Z。、 Z。、 Z。の最適化

ERフィルタパラメータの最適化は、2つのモードで実行される。既知のデータ信号を用いる初期設定モードは、例えば、記憶装置の製造中、または製造後に所定の間隔をおいて、または電源投入時、または電源投入後の所定の間隔で実行される。未知のユーザデータを用いるトラッキングモードは、記憶装置の通常の動作中にリアルタイムで実行される。

【0063】図4は、本発明の1実施例を用いたEPR ML 記出しシステムのプロック図である。EPRML 記出しシステムは、磁気ディスクドライプシステムに理想的には [ideally] 適している。読出しヘッド4 03は、媒体404のデータを読出し、アナログ読出し信号を供給する。アナログ読出し信号は、可変利得増唱器405の出力端子は受けとられる。可変利得増幅器405の出力端子406上のVGA出力信号は、等化/受信(ER)フィルタブロック410に送られる。ERフィルタブロック410は、出力端子412上に等化信号を生成する。サンプルアンドホールド回路415の入力端子414上の等化信号をサンプリングして、フラッシュコンパレータ420に対して、安定信号をサンプルアンドホールド回路415の出力端子416上に

(5)

供給する。フラッシュコンパレータ420の出力は、ア ナログデジタル復号器 (ADC) 425によって復号さ れ、アナログデジタル復号器425の出力端子426上 に離散時間デジタル等化信号を出力する。離散時間デジ タル等化信号は、また、y(kT)としても表される。 ここで、Tはサンプリング間隔であり、kは整数であ る。デジタル等化信号y(kT)は、フィルタ最適化プ ロック433の出力端子434上にERフィルタブロッ ク410に対するフィルタ最適化パラメータを与えるた めに、フィルタ最適化プロック433によって使用され 10 合わせにおいて実現可能である。 る。1実施例においては、最適化パラメータは、ω。、 2. 、2。である。ビタビ検出器495は、デジタル等 化信号をユーザデータに変換するために必要な最尤度検 出を実行する。

【0064】アナログ利得獲得プロック430、利得ル ープフィルタ490、デジタル利得獲得回路450、デ ジタル利得トラッキング回路455、デジタルアナログ 変換器465、デジタルアナログ変換器470は、自動 利得制御ループを形成し、可変利得増幅器405を適応 的に制御して出力端子406上のVGA出力信号の振幅 20 を所定のレベルに調節する。自動利得ループの操作を容 易にするための方法、回路、技術は、Shin-Min g Shih, James W. Rae, Richar d A. Contrera, Jenn-Gang Ch ernらによる米国特許出願第08/693587号 「サンプルデータ受信機におけるアナログデジタル組合 わせ自動利得制御の方法及び構造」(代理人整理番号M -3712)において述べられており、これは参照とし て本明細書中に組み入れる。

【0065】デジタルアナログ変換器440、デジタル 30 タイミングトラッキング回路445、デジタルアナログ 変換器460、ループフィルタ475、ゼロ相再起動回 路480、電圧制御発振器435は、位相同期回路を形 成し、サンプルアンドホールド回路415を適応的に制 御して、ERフィルタブロック410の出力を、データ を記憶装置に入れるために用いた魯込みクロックに同期 したクロックを用いてサンプリングする。位相同期回路 の動作を容易にするための方法、回路、技術は、Shi n-Ming Shih, Tzu-wang Pan, Jenn-Gang Chernらによる米国特許出願 40 第08/695327号「複雑度及び待ち時間を減少さ

 $\varepsilon = (1/M) \sum_{k=1}^{n} [y(kT) - d(kT)]^{2}$

ここで、y(kT)は、アナログデジタル変換器425 からの等化サンプル信号であり、d(kT)は、記憶装 置上の既知データ信号a (kT)の既知理想EPR4応 答であり、Mは、平均化処理に用いられるサンプリング 点の数である。等化サンプル信号y(kT)は、ERフ ィルタプロック410の出力端子412上の等化信号か ら生成されるため、等化サンプル信号y(kT)は、最 50 の数式(3)を実行する。加算器520は、加算器52

せたサンプルデータタイミング復旧のための方法及び構 造」(代理人整理番号M-3711)において述べられ ており、これは参照として本明細書中に組み入れる。

【0066】本発明の1実施例においては、図4の種々 のプロックは、フィルタ最適化プロック433を除い て、ひとつの集積回路上に実現される。この実施例にお いては、フィルタ最適化プロック433は、ハードウェ ア、ファームウェア、マイクロコントローラやマイクロ プロセッサーを用いたソフトウェア、或いはそれらの組

【0067】初期化モードは、既知データ信号a(k T) を記憶装置上に書込むことにより開始する。 既知デ ータ信号a(kT)は、擬似ランダムシーケンスでなけ ればならない。1実施例においては、データ信号 a (k T) は、生成多項式

[0068]

【外2】

$x^7 \oplus x^4 \oplus 1$

を用いて生成される。ERフィルタパラメータ ω 。、2 。、2。の初期値は、フィルタ入力信号の従来のオフラ イン特徴づけによって、最適設定にかなり近似するよう に選択することができる。記憶装置からの読出し信号 は、図4に示すようなEPRML読出しシステムによっ て得られる。本発明のいくつかの実施例においては、既 知データ信号a(kT)は、記憶媒体上の専用トラック に記憶される。他の実施例においては、一組のトラック のうちの一部は、初期化モード用に確保されている。

【0069】図5は、初期化モード中に、パラメータω 。、 2 。、 2 。を用いてERフィルタを最適化するフィ ルタ最適化プロック433の一部を示すプロック図であ る。ERフィルタ最適化の問題は、様々な方法によって 解決することができる。図5の実施例においては、適応 デジタル信号処理に通常使用される最小平均二乗誤差

(MMSE) 基準が、誤差値として用いられる。他の実 施例においては、誤差値として、誤差の絶対値の平均値 を用いている。

【0070】平均二乗誤差(MSE)は下記数6により 定義される。

[0071]

【数 6 】

適化パラメータ Ζ。、 Ζ。、ω。に依存する。したがっ T、Z。、Z。、 ω 。の値を変化させると、平均二乗誤 差の値も変化する。

(6)

【0072】図5において、既知データ信号a(kT) は、EPR4発生器510によって、EPR4信号d (kT) に変換される。EPR4発生器510は、上記

0の入力端子522上の等化サンプル信号y(kT)か ら加算器520の入力端子521上の既知理想EPR4 信号d(kT)を減算して、加算器520の出力端子5 23上に誤差信号e(kT)を生成する。二乗演算器5 60は、誤差信号e(kT)を二乗して合計演算器57 0に与える。合計演算器570は、二乗された誤差信号 を得て、M個のデータサンプルについて、平均二乗誤差 を計算する。パラメータスキャナ590は、入力端子5 92上に平均二乗誤差を受けとる。制御変数は、制御入 カ端子591からパラメータスキャナ590に与えられ 10 い。これらの結果の値が、最小平均二乗誤差に対応す る。各種制御変数には、どのパラメータを変更するか、 パラメータの範囲、パラメータの走査増分が含まれる。 パラメータスキャナ590は、平均二乗誤差を最小にす るために、パラメータの走査増分をパラメータに加算し たり、減算したりすることによってパラメータの値を変 更する。パラメータω。の新規値は記憶素子530に、 パラメータス。の新規値は記憶素子540に、パラメー タ Z 。の新規値は記憶素子 5 5 0 に、それぞれ書込まれ る。そして、新たな最適化パラメータは、ERフィルタ 410に送られる。ハードウェアでの実現においては、 記憶素子530、記憶素子540、記憶素子550は、 例えば、ラッチやレジスタである。1態様においては、 最適化パラメータは、8ビットにデジタル化される。

【0073】フィルタ最適化プロック433の1態様に おいては、一度に1つのパラメータだけが最適化され る。すなわち、ω。が、入力端子592上の平均二乗誤 差を最小にするために最適化され、2。及び2。は初期 推定値に維持されている。つぎに、Z。が、入力端子5 92上の平均二乗誤差を最小にするために最適化され、 ω。及びΖ。は一定値に維持されてる。最後に、Ζ 。が、入力端子592上の平均二乗誤差を最小にするた めに最適化され、ω。及びΖ。は一定に維持される。最 適化は、パラメータの値を、可能な範囲の下限値に設定 し、つぎに、パラメータを可能な範囲内の上限までステ ップサイズずつ増加させることにより実行できる。各ス テップにおいて、誤差値を計算する。最小誤差値を発生 するパラメータの値が最適値として選択される。

【0074】フィルタ最適化プロック433の別の態様 においては、パラメータスキャナ590は、予め指定さ れた何組かの最適化パラメータのみをテストするように 40 簡素化される。例えば、記憶装置の設計者は、数組のパ ラメータを指定することができ、この場合、パラメータ スキャナ590は、予め指定された各組のパラメータを テストし、予め指定されたパラメータのどの組が、平均 二乗誤差の最小値を発生するのに最適であるか決定す る。あらかじめ選択されたセットは、媒体の特性、ヘッ ドの特性、データレートなどのファクターに基づいた従 来方法によって決定される。

【0075】図6は、2。=2。と仮定した場合の、L orentzianチャネルモデルのについて、2。及 50 差との差に基づいて、動作パラメータを計算する。即

びω、の関数としての平均二乗誤差値の等高線図を示し ている。ここで、MSEは、Z。及びω、の凸関数であ る。 Z 。 及びω 。 の最適値は、平均二乗誤差が最小とな るポイントとして定義される。これらの値は、初期開始 点を選択し、最小平均二乗誤差が達成されるまで2。及 びω。の値を精製することにより反復的に発見すること ができる。各パラメータに関する平均二乗誤差の勾配 は、パラメータを増加すべきか、減少すべきかを規定す る。勾配がゼロの場合には、パラメータを変化させな る。乙、の最適値も、同様に決定される。

【0076】トラッキングモードとも呼ばれる記憶装置 の実際の動作中、図4のEPRML読出しシステムは、 構成要素のエージング、媒体における不均一性、機械的 許容誤差などによる、読出し信号の緩慢な変化を補償し なければならない。したがって、トラッキングモード中 の利用者データを用いて、記憶装置の実際の使用中の状 態の変化にERフィルタを適応化させなければならな

【0077】図7は、トラッキングモード中に、ERフ 20 ィルタパラメータω、、Ζ。、Ζ。を最適化するための フィルタ最適化プロック433の一部を示すプロック図 である。ERフィルタ最適化の問題は、様々な誤差値の 種類を最小に抑えることによって解決することができ る。図7の態様においては、最小平均二乗誤差(MMS E) 基準が再び用いられる。しかしながら、トラッキン グモードでは、既知データ信号a(kT)の代わりに利 用者データを使用するため、信号d(kT)の計算を修 正しなければならない。既知理想EPR4応答の代わり 30 に、信号d (kT) が推定EPR4応答として生成され

【0078】図7に示すように、等化サンプル信号y (kT)は、推定EPR4応答信号d(kT)を計算す るために、EPR4推定器710によって用いられる。 即ち、各データサンプルy(nT)は、最も近い理想E PR4信号値に丸められる。理想EPR4信号値は、一 2、-1、0、1、2である。加算器720は、推定E PR4信号d(kT)を、等化サンプル信号y(kT) から減算して、誤差信号e(kT)を生成する。二乗演 算器730は、誤差信号e(kT)を二乗して、合計演 算器740に与える。合計演算器740は、二乗された 誤差信号を得て、M個のデータサンプルについて平均二 乗誤差を計算する。記憶素子750は、Mサンプリング インターパルについて平均二乗誤差を記憶するため、加 算器760は、Mインターパルごとに平均二乗誤差の変 化を計算して、パラメータ更新器 770 に与えることが

【0079】パラメータ更新器770は、現在の平均二 乗誤差と前回のサンプリングインターバルの平均二乗誤

 $5. \omega_c [(n+1)], Z_a [(n+1)], Z_b$ [(n+1) T] で示される計算されたパラメータは、

ており、下記数7、数8、数9によって導き出される。

[0080]

時間(n+1) Tにおける最適化パラメータをあらわし

【数7】 ω_{c} [(n+1) T] = ω_{c} [nT] - $\Delta\omega_{e}$ [(n+1) T] *

$$\frac{\left[\varepsilon_{\mathbf{M}} (\mathbf{n} \mathbf{T}) - \varepsilon_{\mathbf{M}} [(\mathbf{n} - 1) \mathbf{T}]\right]}{\Delta \omega_{\mathbf{C}} (\mathbf{n} \mathbf{T})}$$

(7)

[0081]

$$\frac{\left[\varepsilon_{\mathbf{H}} (\mathbf{n} \mathbf{T}) - \varepsilon_{\mathbf{H}} [(\mathbf{n} - 1) \mathbf{T}]\right]}{\Delta Z_{\mathbf{a}} (\mathbf{n} \mathbf{T})}$$

(8)

[0082]

[
$$5$$
 5] Z_b [(n+1) T] = Z_b [nT] - ΔZ_b [(n+1) T] *

$$\frac{\left[\varepsilon_{\mathbf{H}} (\mathbf{n} \mathbf{T}) - \varepsilon_{\mathbf{H}} [(\mathbf{n} - 1) \mathbf{T}]\right]}{\Delta Z_{\mathbf{b}} (\mathbf{n} \mathbf{T})}$$

(9)

ここで、 ϵ_M (nT) は、時間nTにおける平均二乗誤 差であり、 $\Delta\omega$ 。(n T)は、時間n Tにおける ω 。に 対するステップサイズ更新関数の値であり、ΔZ。(n T)は、時間nTにおけるZ。に対するステップサイズ 更新関数の値であり、 ΔZ 。(nT)は、時間nTにお けるこ。に対するステップサイズ更新関数の値である。 ステップサイズ更新関数は、収束の速度を制御する。1 30 態様においては、ステップサイズ更新関数は、単純に一

定の関数である。別の態様では、単調に減少する関数を 用いることができる。

【0083】本発明の別の態様においては、更新器77 0は下記数10、数11、数12を用いて動作パラメー 夕を計算するように、簡素化される。

[0084]

【数10】

$$\omega_{_{\mathbb{C}}}$$
 [(n+1) T] = $\omega_{_{\mathbb{C}}}$ [nT] - [$\Delta\omega_{_{\mathbb{C}}}$ [(n+1) T] *

sign
$$\left[\epsilon_{\mathbf{N}} (\mathbf{n} \mathbf{T}) - \epsilon_{\mathbf{N}} [(\mathbf{n} - 1) \mathbf{T}]\right] * sign (\Delta \omega_{\mathbf{c}} (\mathbf{n} \mathbf{T}))\right]$$
(10)

[0085]

[数11]
$$Z_a$$
 [(n+1) T] $-Z_a$ [nT] $-$ [ΔZ_a [(n+1) T] *

sign
$$[\varepsilon_{N} (nT) - \varepsilon_{N} [(n-1)T]] * sign (\Delta Z_{a} (nT))]$$

(11)

[0086]

[数12]
$$Z_b$$
 [(n+1) T] = Z_b [nT] - [ΔZ_b [(n+1) T] * sign [ϵ_{N} (nT) - ϵ_{N} [(n-1) T]]*sign (ΔZ_b (nT))]

(12)

ここで、sign(x)は、以下のように定義される。 $[0087] \times > 0 \text{ asign } (x) = 1$ x = 0 x = 0 x = 0 x = 0x < 0 x < 0 x < 0 x < 0 x < 0 x < 0 x < 0

で適応化しなければならないため、最適化パラメータ は、通常、平列に計算される。パラメータω。の新たな 値は記憶素子530に、パラメータ2。の新たな値は記 **億素子540に、パラメータ2**。の新たな値は記憶素子 トラッキングモードの間、ERフィルタをリアルタイム 50 550に、それぞれ書込まれる。そして、新たな最適化 パラメータは、ERフィルタブロック410に送られる。

【0088】一旦最適パラメータセットが決定されると、パラメータに対するERフィルタ最適化手順により、プロセスの変化及び回路の不完全性による非理想的な効果を補償することができるものの、ERフィルタは、規定された範囲を越えた電源及び温度変化についてもやはりを補償しなければならない。

【0089】図8は、ERフィルタブロック410の詳 細なプロック図である。ERフィルタ自身は、GmCフ 10 ィルタ810、GmCフィルタ820、GmCフィルタ 830、GmCフィルタ840によって形成されてい る。各GmCフィルタは、複数個の従来設計のGmプロ ックと従来設計のキャパシタを有している。ERフィル タの極は、2つのGmプロックと1つのキャパシタを必 要とし、ERフィルタのゼロは、1つのGmプロックと 1つのキャパシタを必要とする。しかしながら、いくつ かの態様においては、ゼロと極とでキャパシタを共有す ることができる。図8の態様においては、ERフィルタ は、7極2ゼロフィルタである。したがって、16個の 20 GmCフィルタプロックが必要である。図8の態様は、 また、ゼロに対して共用キャパシタを用いている。した がって、キャパシタは7個のみ必要である。各Gmプロ ックは、バイアス回路855から共通モード電圧VCM を与えられる。さらに、ERフィルタの極に用いられる Gmプロックは、温度/電圧補償回路870からω。で 示されるERフィルタのカットオフ周波数を設定するた めのバイアス電圧V。」。、を与えられる。ゼロ用のG mCフィルタプロックはそれぞれ、ゼロの位置を制御す るためのバイアス電圧を与えられる。Gmプロックの1 30 態様の詳細を図9を参照して説明する。

【0090】ERフィルタプロック410の入力端子4 06(図5及び図8)は、プレアンプ805の入力端子 801に接続されている。プレアンプ805は、入力端 子406上に与えられたVGA出力信号をさらに増幅 し、プレアンプ805の出力端子806および807 に、差動出力電圧信号を与える。GmCフィルタ810 は、出力端子806に接続された入力端子811及び出 力端子807に接続された入力端子812を有してい る。GmCフィルタ810は、5個のGmプロック及び 40 2個の従来設計のキャパシタを含んでいる。各Gmブロ ックは、パイアス回路855から共通モード電圧VCM を与えられる。さらに、GmCフィルタ810の最初の 4個のGmプロックは、温度/電圧補償回路870から パイアス電圧を受信する。GmCフィルタ810の最初 の4個のGmプロックは、ERフィルタの2個の極を制 御するために用いられる。ERフィルタのゼロを制御す るために用いられるGmCフィルタ810の第5のGm ブロックは、デジタルアナログ変換器890によって制 御される。

【0091】GmCフィルタ820もまた、5個のGm プロックと従来設計の2個のキャパシタを含んでいる。 GmCフィルタ820の入力端子821は、GmCフィー ルタ810の出力端子813に接続されている。GmC フィルタ820の入力端子822は、GmCフィルタ8 10の出力端子814に接続されている。GmCフィル タ820のGmプロックは、GmCフィルタ820の第 5のGmプロックがデジタルアナログ変換器880によ って制御されることを除いて、GmCフィルタ810と 同様に構成されている。したがって、GmCフィルタ8 20の各Gmプロックは、バイアス回路855から共通 モード電圧VCMを与えられる。GmCフィルタ820 の最初の4個のGmプロックは、ERフィルタの2個の 極を制御するために温度/電圧補償回路870からバイ アス電圧V。:。。を与えられる。フィルタ820の第 5のGmプロックは、ERフィルタの第2のゼロを制御

【0092】ERフィルタの2個の極を制御するために用いられるGmCフィルタ830は、4個のGmプロックと2個の従来設計のキャパシタを含んでいる。GmCフィルタ830の入力端子831は、GmCフィルタ820の出力端子823に接続されている。GmCフィルタ830の入力端子832は、GmCフィルタ830の各Gmプロックは、バイアス回路855から共通モード電圧VCMを与えられる。GmCフィルタ830のGmプロックは、また、ERフィルタの2個の極を制御するために、温度/電圧補償回路870からバイアス電圧を与えられる。

【0093】ERフィルタの1個の極を制御するために用いられるGmCフィルタ840は、2個のGmプロックと1個の従来設計のキャパシタを含んでいる。GmCフィルタ840の入力端子841は、GmCフィルタ830の出力端子83に接続されている。GmCフィルタ840の入力端子842は、GmCフィルタ830の出力端子834に接続されている。GmCフィルタ840の各Gmプロックは、パイアス回路855から共通モード電圧VCMを与えられる。GmCフィルタ840のGmプロックは、また、ERフィルタの1個の極を制御するために、温度/電圧補償回路870からパイアス電圧V。」。を与えられる。

【0094】従来設計の出力増幅器850は、GmCフィルタ840の出力端子843に接続された入力端子851とGmCフィルタ840の出力端子844に接続されている入力端子852とを含んでいる。出力増幅器850の出力端子853は、ERフィルタブロック410の出力端子412に接続されている。等化信号は、出力増幅器850によって、出力端子853上に与えられる。

50 【0095】パイアス回路855は、出力端子856上

に共通モード電圧VCMを与える。共通モード電圧VC Mは、各Gmプロックに接続され、それにより、各Gm ブロックが同一の参照電圧を有することになる。共通モ ード電圧VCMは、また、温度/電圧補償回路870に よって使用される。共通モード電圧は、通常、電源電圧 レベルに関連づけられている。したがって、共通モード 電圧VCMは、電源電圧とともに変化する。例えば、1 態様においては、共通モード電圧VCMは、正の電源電 圧から1ポルトマイナスした値に設定することがであ る。パイアス回路855は、温度変化を補償しないた め、共通モード電圧VCMも、温度によって変化する。 【0096】上述したように、ERフィルタは、3つの パラメータω。、Ζ。、Ζ。を調節するだけで調整する ことができる。極は、カットオフ周波数パラメータω。 によってのみ制御される。一方、パラメータ Z。及びパ ラメータ Z。は、それぞれERフィルタのゼロのうちの 1つを制御する。パラメータω。は、デジタルアナログ 変換器860によって、入力端子861上で受信され る。デジタルアナログ変換器860は、周知の従来技術 を用いて温度や電源電圧の変化に感応しないように設計 20 される。パラメータω。は、デジタルアナログ変換器8 60の出力端子862上のアナログチューニング電流 I ι и n 。に変換される。本発明のいくつかの態様におい ては、デジタルアナログ変換器を用いてパラメータω。 からいくつかのチューニング電流を発生させ、各チュー ニング電流への負荷を軽減させている。温度/電圧補償 回路870は、温度/電圧補償回路870の入力端子8 償回路870の入力端子872上の共通モード電圧VC Mを用いて、温度/電圧補償回路870の出力端子87 3上に、温度電源電圧補償パイアス電圧 V。 , 。 。 を発 生する。パイアス電圧V。」。。は、Gmプロック中の パラメータω。の値に基づいてΕRフィルタの極を調節 するために用いられる。ERフィルタのカットオフ周波 数に対するパイアス電圧V。」。。の影響を以下に述べ る。パイアス電圧V。」。、もまた、デジタルアナログ 変換器890によって用いられるため、デジタルアナロ グ変換器890の入力端子891は、温度/電圧補償回 路870の入力端子873に接続される。同様に、デジ タルアナログ変換器880の入力端子881は、温度/ 40 電圧補償回路870の出力端子873に接続され、デジ タルアナログ変換器880にパイアス電圧V。.。。を 供給する。

【0097】デジタルアナログ変換器890は、デジタルアナログ変換器890の入力端子892上のゼロパラメータ2。を、デジタルアナログ変換器890の出力端子893上の第1のフィルタゼロバイアス電圧に変換する。第1のフィルタゼロバイアス電圧は、ERフィルタ内のゼロのうちの1つを調整する。同様に、デジタルアナログ変換器880は、デジタルアナログ変換器88050

の入力端子882上のゼロパラメータ2、を、デジタルアナログ変換器880の出力端子883上の第2のフィルタゼロバイアス電圧に変換する。第2のフィルタゼロバイアス電圧は、ERフィルタ内の他のゼロを調整する。デジタルアナログ変換器860と同様に、デジタルアナログ変換器880及びデジタルアナログ変換器890は、従来技術を用いて、温度及び電源電圧の変化に感応しないように設計される。

【0098】図9は、本発明の1態様によるGmCフィ ルタ810の一部を示している。すなわち、図9は、G mCフィルタ810の第1のGmプロック810-1 と、1極キャパシタ910と、GmCフィルタ810の 第2のGmプロック810-2とを示している。第1の Gmプロック810-1の機能性は、第2のGmプロッ ク810-2と同一であるため、第1のGmブロック8 10-1についてのみ詳細に述べる。各Gmブロック は、従来設計の差動相互コンダクタンス増幅器である。 【0099】第1のGmプロック810-1は、ヘッド 部920とテール部930に分割されている。ヘッド部 は、正の電源電圧V。。とトランジスタ960の第1の 電源端子961との間に接続された電流供給源930を 含んでいる。電流供給源930は、電圧パイアス回路9 50によって制御される。トランジスタ960の制御端 子962は、第1の入力電圧端子921に接続されてい る。トランジスタ960の第2の電源端子963は、ト ランジスタ970の第2の電源端子973と、テール部 930内のテールトランジスタ980の第1の電源端子 981に接続されている。トランジスタ970の制御端 子972は、第2の電圧入力端子922に接続されてい る。トランジスタ970の第1の電源端子971は、電 流供給源940を介して正の電源電圧V。。に接続され ている。電流供給源940は、電圧バイアス回路950 によって制御される。トランジスタ960の第1の電源 端子961の電圧レベルは、電流供給源930を流れる 電流を調節することにより、電圧パイアス回路950に よって制御される。同様に、電圧パイアス回路950 は、電流供給源940を流れる電流を調節することによ り、トランジスタ970の第1の電源端子971上の電 圧レベルも制御する。やはり従来設計の電圧パイアス回 路950は、電圧パイアス回路950の入力端子951 上の共通モード電圧VCMによって制御される。テール トランジスタ980の制御端子982は温度/電圧補償 回路870のパイアス電圧V。, 。, 出力端子873 (図8)に接続されている。テールトランジスタ980 の第2の電源端子983は、接地されている。Gmブロ ックの出力は、トランジスタ960の第1の電源端子9 61に接続されている第1の電流出力端子923と、ト ランジスタ970の第1の電源端子971に接続されて いる第2の電流出力端子924に提供される。

【0100】図9の態様においては、トランジスタ96

0 は、パイポーラトランジスタである。したがって、第 1の電源端子961は、コレクタ端子であり、第2の電 源端子963は、エミッタ端子であり、制御端子962 は、ベース端子である。同様に、第1の電源端子971 は、コレクタ端子であり、第2の電源端子973は、エ ミッタ端子であり、制御端子972は、ベース端子であ る。図9の態様においては、テールトランジスタ980 は、MOSFETであり、したがって、第1の電源端子 981は、ドレイン端子であり、第2の電源端子983 は、供給源端子であり、制御端子982は、ゲート端子 10 である。他の態様においては、トランジスタの種類を変 更し得る。さらに、増幅器の他の例も用いることができ る。適当な従来フィルタにおいて用いられる技術とフィ ルタの例は、H. Tanimoto、M. Koyam a、Y. Yoshidaらによる「複数個のエミッタ接 続対を用いた線形化技術を用いる1V活性フィルタの実 現」(IEEE J. Solid-State Cir cuits, Vol. SC-26, No. 7, 937~ 945頁、1991年7月) に論じられており、本明細 書中に参照として組み入れる。

【0101】図10に、Gmプロックをより詳細に示 す。図10において、トランジスタ960(図9)は、 機能上、トランジスタプロック960aに置きかえられ る。即ち、トランジスタプロック960aは、プロック 960a内に、トランジスタ964と、トランジスタ9 65と、トランジスタ966と、トランジスタ967と を含んでいる。同様に、トランジスタ970 (図9) は、機能上、トランジスタブロック970aに置きかえ られる。即ち、トランジスタ970aのプロックは、ブ ロック970a内に、トランジスタ974と、トランジ 30 スタ975と、トランジスタ976と、トランジスタ9 77とを含んでいる。テールトランジスタ980は、機 能上、トランジスタブロック980aに置きかえられ る。即ち、トランジスタブロック980aは、トランジ スタ984と、トランジスタ985とを含んでいる。第 1の電圧入力端子921に接続された制御端子を有する トランジスタ968は、電圧入力のためのパッファとし て機能する。同様に、第2の電圧入力端子922に接続 された制御端子を有するトランジスタ978も、バッフ ァとして機能する。トランジスタ969は、トランジス 40 **夕**968に対する電流ドライブ及びパイアス印加を提供 する。同様に、トランジスタ979はトランジスタ97 8に対する電流ドライブ及びバイアス印加を提供する。 【0102】 ERフィルタは、応答H (jω) を有し、 これは、カットオフ周波数 ω 。とゼロ位置を、パラメー タ Z。及び Z。を介して変化させることにより、上述し たように制御される。 ERフィルタのカットオフ周波数 は、トランジスタ960(或いは、トランジスタ97 0) のコレクタ電流に正比例する。各種Gmブロックの

ス電流 I 、 、 、 は、トランジスタ960のエミッタ電流に比例する。したがって、テールバイアス電流 I 、 、 、 は、コレクタ電流にトランジスタ9600 α パラメータを乗じた値に比例する。不都合なことに、トランジスタの α パラメータは温度とともに変化するため、バイアス電流 I 、 、 。 、 は温度とともに変化してしまう。パイアス電流 I 、 、 。 、 の温度依存性が α パラメータへの依存性を取り除くことによって補償されない限り、バイアス電流 I 。 、 。 の温度による変化は、ERフィルタ上の温度依存性を引き起こす。

【0103】デジタルアナログ変換器860はデジタルアナログ変換器860に与えられる特定のω。に適したテール電流であるチューニング電流 I、、、。を生成する。そして、温度/電圧補償回路870は、パイアス電圧 V。、。、を発生し、これは各テールトランジスタの制御端子に接続され、テールバイアス電流 I。」。。をチューニング電流 I、、、。と等しくなるように調整する。しかしながら、αパラメータは、温度とともに変化するため、温度/電圧補償回路870は、αを補償しな20 ければならない。その結果、テールバイアス電流 I

。 , 。 , は、チューニング電流 I , 。 。 ε α で除算した値にしなければならない。整合を達成するための回路を図 1 3 に示し、以下に詳細に説明する。

【0104】従来技術は、デジタルアナログ変換器のよ うな、温度・電源不変回路を形成するために用いること ができる。しかしながら、これらの技術では、複雑性と チップ面積の面で非常にコストの高い回路ができてしま う。したがって、デジタルアナログ変換器に用いられる 従来技術は、ERフィルタに用いられる多数のテールバ イアス電流を制御するには適していない。温度/電圧補 償回路870は、ERフィルタのテールパイアス電流 を、温度及び電源電圧の変化に感応しないチューニング 電流Ⅰ、、、。と整合させる。温度/電圧補償回路87 0 のほとんどの態様において、チューニング電流 I 、ぃ、。は、テールトランジスタ980と同一のトラン ジスタ特性を持つ整合トランジスタを通過させられる。 さらに、整合トランジスタのドレインソース電圧は、テ ールトランジスタ980のドレインソース電圧に可能な 限り近付くように整合される。その結果として得られる 整合トランジスタのゲートソース電圧は、テールトラン ジスタ980のゲート端子におけるバイアス電圧V ь г 。, として用いられ、テールバイアス電流 I ь i 。, を、チューニング電流 I, 。。 に等しくさせ

「0105] 図11は、第1のGmプロック811-19Z。及びZ。を介して変化させることにより、上述したように制御される。ERフィルタのカットオフ周波数は、トランジスタ960(或いは、トランジスタ970)のコレクタ電流に正比例する。各種Gmプロックのテールトランジスタを通過する電流であるテールパイアZ50 流Z1、Z1、Z2 は、整合トランジスタZ3 に接続される温度/電圧補償回路Z3 に接続される温度/電圧補償回路Z4 に接続される温度/電圧補償回路Z5 に接続される温度/電圧補償回路Z5 に接続される温度/電圧補償回路Z6 に接続される温度/電圧補償回路Z7 ののでレイン端子Z1 に接続される温度/電圧補償回路Z7 ののでルクのに接続される温度/電圧補償回路Z7 ののでのでのでからまる。 ないる。整合トランジスタZ9 ののでのでのでのでのである。 ないる。整合トランジスタZ9 ののでのでのでのである。 ないる。整合トランジスタZ9 ののでのでのでのでのでは、表示のでは、表示ののでのでは、表示のでは

ことになる。トランジスタ1010のドレイン端子1011上の電圧は、入力端子872上のバイアス電圧V。に保たれる。整合トランジスタ1010は、テールトランジスタ980と同様のトランジスタ特性を持つものとして形成される。ゲート端子1012はテールトランジスタ980のゲート端子に接続され、整合トランジスタ1010のソース端子に接続されているため、整合トランジスタ1010とテールトランジスタ980のゲートソース電圧V。は等しい。したがって、2つのトランジスタのドレインソース電圧V。が等しい場合、テールトランジスタ980を通過するテールバイアス電流I。によりで電流I。によりに流れるチューニング電流I。によりになければならない。

【0.106】しかしながら、テールトランジスタ980 のドレインソース電圧は、共通モード電圧VCMからヘッド部920のトランジスタ960やトランジスタ970(図9)の両側の電圧降下を減じたものである。トランジスタ960とトランジスタ970がバイポーラトランジスタである場合、テールトランジスタ980のドレイン端子における電圧は、共通モード電圧VCMから温度依存性のベースエミッタ電圧 V_{BE} を減じたものである。さらに、図11の態様は、トランジスタ960のα係数を補償しない。したがって、図11の従来システムは、温度補償が重要でない場合にのみ用いることができる。

【0107】図12は、温度/電圧補償回路8700別の従来例を示し、図110態様よりもチューニング電流 I、、。。と整合が良 30好である。入力端子872は、トランジスタ1110のベース端子111に接続されているため、共通モード電圧VCMは、トランジスタ1110のベース端子11 11上に加えられる。トランジスタ1110のエミッタ端子1113の電圧は、共通モード電圧VCMからトランジスタ1110のベースエミッタ電圧 V_{BE} を滅じた電圧に保たれる。トランジスタ1110がトランジスタ960及びトランジスタ970(図9)に整合している場合には、エミッタ端子1113の電圧は、テールトランジスタ980のドレイン端子の電圧に等しくなければ 40ならない。

【0108】トランジスタ1110のエミッタ端子1113は、演算増幅器1120の正の入力端子1122に接続されている。演算増幅器1120の出力端子1123は整合トランジスタ1130のゲート端子1132に接続されている。演算増幅器1120の負の端子1121は、整合トランジスタ1130のドレイン端子1131に接続されている。ドレイン端子1131は、入力端子871に接続され、整合トランジスタ1130のソース端子1133は、接地されているため、入力端子87

1上のチューニング電流 I. 。 。 は、整合トランジス タ1130を通過させられる。演算増幅器1120の出 カ端子1123から、整合トランジスタ1130のゲー ト端子1132、整合トランジスタ1130のドレイン 端子1131を経て、演算増幅器1120の負の入力端 子1121に至るフィードパック経路が形成される。こ のフィードパック経路により、演算増幅器1120は、 演算増幅器1120の負の入力端子1121における電 圧を、トランジスタ1110のエミッタ端子1113に おける電圧に等しい演算増幅器1120の正の入力端子 1122の電圧に等しくさせる。上述したように、エミ ッタ端子1113における電圧はテールトランジスタ9 80のドレイン端子における電圧に等しい。したがっ て、整合トランジスタ1130とテールトランジスタ9 80のドレインソース電圧 V_{D} s は、等しい。チューニ させられるため、整合トランジスタ1130のゲート端 子1132における電圧はチューニング電流 I. u.n.e. が整合トランジスタ1130を通過して流れることを可 能とする適正なVcsである。ゲート端子1132は、 テールトランジスタ980のゲート端子に接続されてい るので、テールパイアス電流 I.u.n.e.は、チューニン グ電流 I、。。。に等しい。しかしながら、上述したよ うに、トランジスタ960のα係数は、テールバイアス 電流 I、」、。がチューニング電流 I、」、。を α で除 算した値に整合することを必要とする。さらに、図12 の態様のフィードバックループは、出力端子873のキ ャパシタンスが大きい場合には不安定となる。ERフィ ルタ内の多数のテールトランジスタにより、出力端子8 73は、大きなキャパシタンスを有する。したがって、 図12の態様は、ERフィルタにはあまり適していな いる

【0109】図13は、温度/電圧補償回路870の新規な態様を示している。チューニング電流I、。。をもつ入力端子871は、第1のカレントミラー1230の第1の電流端子1232に接続されている。第1のカレントミラー1230は、接地された電源端子1233を有している。第1のカレントミラー1240の第1の電流端子1242に接続された第2の電流端子1231を有している。第2のカレントミラー1240は、正の電源電圧V。。に接続された電源端子1240は、正の電源電圧V。。に接続された電源端子1240は、方シジスタ1210のコレクタ端子1211に接続された第2の電流端子1241を有している。第

【0110】入力端子871は、さらに、出力端子873及び整合トランジスタ1220のゲート端子1222に接続されている。出力端子873は、テールトランジスタ980のゲート端子に接続されている。トランジスタ1220のソース端子1223は接地されているた

め、テールトランジスタ980のソース端子は、接地さ れ、ゲート端子1222はテールトランジスタ980の ゲート端子に接続され、整合トランジスタ1220及び テールトランジスタ980は、同一のゲートソース電圧 を有する。

【0111】入力端子872は、トランジスタ1210 のベース端子1212に接続されているため、共通モー ド電圧VCMは、ベース端子1212上に加えられる。 トランジスタ1210のエミッタ端子1213における 電圧は、共通モード電圧VCMからトランジスタ121 10 0のエミッタ電圧V_{BE}を減じた電圧に保たれる。図1 2に関して上述したように、整合トランジスタ1220 のドレイン端子1221に接続されたエミッタ端子12 13上に得られる電圧は、整合トランジスタ1220の ドレインソース電圧をテールトランジスタ980のドレ インソース電圧に整合させる。

【0112】整合トランジスタ1220及びテールトラ ンジスタ980は、同一のゲートソース電圧及びドレイ ンソース電圧を有しているので、テールバイアス電流I 。: 。。は、整合トランジスタ1220を通過して流れ 20 る電流に等しい。チューニング電流 I、、。。は、第1 のカレントミラー1230の第1の電流端子1232に 流れ込むため、チューニング電流 I、、。。は、第1の カレントミラー1230の第2の電流端子1231上に 複写される(mirrored)。したがって、チューニング電流 I. u. e. は、第2のカレントミラー1240の第1の 電流端子1242に流れ込む。その結果、第2のカレン トミラー1240は、第2のカレントミラー1240の 第2の電流端子1241上にチューニング電流 I

0のコレクタ電流は、チューニング電流 I、、。。に等 しく、トランジスタ1210のエミッタ電流は、チュー ニング電流 Ι. をトランジスタ1210のαで除 算した値である。したがって、トランジスタ1220

(?) を通過して流れる電流は、チューニング電流 I ιιη。をトランジスタ1220のαで除算した値であ る。テールパイアス電流 I。」。。は、整合トランジス タ1220を通過して流れる電流に等しくさせられるた め、テールパイアス電流 I。」。。は、チューニング電 に等しい。トランジスタ1220をトランジスタ960 に整合させることによって、ERフィルタのカットオフ 周波数を正確に調整するようにα係数が相殺される。さ らに、図13の態様は、実際には、出力端子873のキ ャパシタンスを増加させることにより、安定化される。

【0113】第1のカレントミラー1230及び第2の カレントミラー1240の具体的な実現形態は、第1の 電流端子及び第2の電流端子上に整合電流が得られるも のであれば、特に重要ではない。図14は、カレントミ ラーをトランジスタレベルで実現した温度/電圧補償回 50

路870の1態様を示している。特に第1のカレントミ ラー1230は、NMOSトランジスタ1330とNM OSトランジスタ1340から構成される。NMOSト ランジスタ1330のゲート端子1332は、NMOS トランジスタ1340のゲート端子1342に接続され ている。NMOSトランジスタ1330のドレイン端子 1331は、トランジスタ1330のゲート端子133 2と第2の電流入力端子1231に接続されている。N MOSトランジスタ1340のドレイン端子1341 は、第1の電流端子1232に接続されている。NMO Sトランジスタ1330のソース端子1333及びNM OSトランジスタ1340のソース端子1343は、接 地ざれている電源端子1233に接続されている。

【0114】第2のカレントミラー1240は、PMO Sトランジスタ1310とPMOSトランジスタ132 Oから構成されている。PMOSトランジスタ1310 のドレイン端子1311及びPMOSトランジスタ13 20のドレイン端子1321は、正の電源電圧V。。に 接続された電源端子1243に接続されている。PMO Sトランジスタ1320のソース端子1323は、第1 の電流端子1242に接続されている。ソース端子13 13は、第2の電流端子1241と、PMOSトランジ スタ1310のゲート端子1312と、PMOSトラン ジスタ1320のゲート端子1322に接続されてい

【0115】図15は、温度/電圧補償回路870の別。 の態様を示し、ここでは、第2のカレントミラー124 0-14はカスコードトランジスタを組み込んで、カレ ントミラー1240-14内のトランジスタの出力抵抗 、、、。を複写する。したがって、トランジスタ121 30 を増加させている。カスコードトランジスタにより、第 2のカレントミラー1240-14には、バイアス端子 1244及び第2の電源端子1245が必要となる。第 2のカレントミラー1240-14の基本的な機能は、 第1の電流端子1232上の電流を、第2の電流端子1 241の電流に等しくすることである。

【0116】第2のカレントミラー1240-14にお いては、第1の電流端子1242はカスコードPMOS トランジスタ1450のソース端子1453に接続され ている。カスコードPMOSトランジスタ1450のド 流 $I_{\iota \iota \iota \iota \iota}$ 。をトランジスタ1220の α で除算した値 40 レイン端子1451は、PMOSトランジスタ1420 の1423に接続されている。PMOSトランジスタ1 420のドレイン端子1421は、正の電源電圧V。。 に接続されている第1の電源端子1243に接続されて いる。第2の電流端子1241は、カスコードPMOS トランジスタ1430のソース端子1433と、PMO Sトランジスタ1410のゲート端子1412と、PM OSトランジスタ1420のゲート端子1422に接続 されている。カスコードPMOSトランジスタ1430 のソース端子1431は、PMOSトランジスタ141 0のソース端子1413に接続されている。PMOSト

ランジスタ1410のドレイン端子1411は、電源端 子1243に接続されている。パイアス端子1244 は、NMOSトランジスタ1460のゲート端子146 2に接続されている。NMOSトランジスタ1460の ソース端子1463は、接地されている出力端子124 5に接続されている。NMOSトランジスタ1460の ドレイン端子1461は、PMOSトランジスタ144 0のソース端子1443と、PMOSトランジスタ14 40のゲート端子1442と、カスコードPMOSトラ ンジスタ1430のゲート端子1432と、カスコード 10 き、かつ記憶装置の実際の動作中に、自己適応化できる PMOSトランジスタ1450のゲート端子1452に 接続されている。PMOSトランジスタ1440のドレ イン端子1441は、電源端子1243に接続されてい

【0117】図13に関して上述したように、第1の電 流端子1242上の電流は、チューニング電流 I 、、。と等しくなければならない。したがって、カス コードPMOSトランジスタ1450とPMOSトラン ジスタ1420の双方とも、チューニング電流Ⅰ 、、、、を駆動するようにバイアスしなければならな い。さらに、第2の電流端子1241上の電流もまた、 チューニング電流 I、、。。に等しくなければならな い。したがって、カスコードPMOSトランジスタ14 30とPMOSトランジスタ1410の双方とも、チュ ーニング電流I、uneを駆動するようにパイアスしな ければならない。必要なバイアス印加は、NMOSトラ ンジスタ1460及びPMOSトランジスタ1440に よって達成される。即ち、NMOSトランジスタ146 0は、整合トランジスタ1220に整合するトランジス 夕特性を有している。さらに、NMOSトランジスタ1 30 詳細なブロック図である。 460は、整合トランジスタ1220と同じゲートソー ス電圧を有している。したがって、NMOSトランジス タ1460は、PMOSトランジスタ1440と、カス コードPOMSトランジスタ1430と、カスコードP MOSトランジスタ1450を活性化するような電荷が ゲート端子1442上にあれば、それを低下させ始め る。最後に、各種トランジスタを通過する電流は、チュ ーニング電流 I.。或いはチューニング電流 I 、 ω 。 。 をトランジスタ1210のαで除算した値と等 しくなるように、カレントミラーによって等化される。 【0118】以上本発明の構造及び方法の態様について 説明したが、これらは本発明の原理を示したものであっ て、発明の範囲を上述した特定の態様に限定するもので はない。当業者であれば、この開示をから他のフィル タ、誤差値、部分応答信号、カレントミラー、Gm増幅 器、GmCフィルタ、記憶素子、勾配、ハードウェア実 現形態、ファームウェアなどを定義し、本発明の原理に

よる方法、回路、システムを形成するためにこれらの代 替要素を用いることができることはいうまでもない。 [0119]

【発明の効果】以上説明したように本発明によれば、記 憶装置の読出しシステムに含まれるERフィルタを正確 で容易に最適化でき、かつ記憶装置の実際の動作中に、 自己適応化できるERフィルタ最適化方法が得られる。

【0120】更に本発明によれば、記憶装置の読出しシ ステムに含まれるERフィルタを正確で容易に最適化で ERフィルタ最適化装置が得られる。

【0121】また本発明によれば、記憶装置の読出しシ ステムの温度及び電圧供給レベルにおける変動を補償で きる温度/電圧補償回路が得られる。

【図面の簡単な説明】

【図1】一般的な部分応答最尤法(PRML)読出しシ ステムのプロック図である。

【図2】従来の等化器のプロック図である。

【図3】従来の等化器最適化システムのプロック図であ 20 る。

【図4】本発明によるPRML読出しシステムの詳細な ブロック図である。

【図5】本発明による初期化モードにおけるER等化器 最適化システムのブロック図である。

【図6】 Z。及びω。の関数としての平均二乗誤差値の 等高線図である。

【図7】本発明によるトラッキングモードにおけるER 等化器最適化システムのプロック図である。

【図8】図4及び図5のERフィルタブロック410の

【図9】GmCフィルタの一部を示す回路図である。

【図10】Gmプロックの一実施例を示す回路図であ

【図11】従来の温度/電圧補償回路のトランジスタ回 路図である。

【図12】従来の温度/電圧補償回路のゲート回路図で ある。

【図13】本発明による温度/電圧補償回路の回路図で


【図14】本発明による温度/電圧補償回路のトランジ 40 スタ回路図である。

【図15】本発明による温度/電圧補償回路のトランジ スタ回路図である。


【符号の説明】


ERフィルタプロック 4 1 0


4 3 3 フィルタ最適化プロック



[図3]









【図4】







[図9]




(図8)




[図10]




【図11】




[図12]




【図13】



【図14】



【図15】



フロントページの続き

(72)発明者 リチャード エイ コントレラス アメリカ合衆国、カリフォルニア 94043、 マウンテン ヴュー、フリン アヴェニュ ー 152